Gestion de la mémoire et des entrées et sorties (E/S)

Introduction

- Un programme a besoin de mémoire pour s'exécuter (stockage des instructions et des données)
- Seules les instructions stockées en mémoire centrale peuvent être exécutées par le CPU
- Pour pouvoir utiliser un ordinateur en multiprogrammation, le SE charge plusieurs processus en mémoire centrale (MC)
- . Le SE dispose d'un gestionnaire de la mémoire appelé **MMU(Memory Manager Unit)**

Rôles du MMU(Memory Manager Unit)

- connaître les parties libres et occupées de la mémoire centrale
- allouer de la mémoire aux processus qui en ont besoin, de récupérer de la mémoire à la fin de l'exécution d'un processus
- traiter le recouvrement (va et vient ou swapping) entre le disque et la mémoire centrale, lorsqu'elle ne peut pas contenir tous les processus actifs.
- gérer les mécanismes de pagination (l'utilisation de pages) ou de segmentation(l'utilisation de segments) permet au système de conserver en MC les parties utilisées des processus et de stocker, si nécessaire, le reste sur disque si taille d'un processus doit pouvoir dépasser la taille de la mémoire disponible.

Mémoire sans va-et-vient ni pagination

- Nous considérons que la mémoire physique effectivement disponible, que nous accédons directement au moyen d'adresses physiques

- Utiliser dans le cas de la **Monoprogrammation** où nous n avons qu'un seul processus en mémoire à un instant donné, qui peut utiliser l'ensemble de la mémoire physique disponible

- En pratique, une partie de l'espace d'adressage est dédiée au système d'exploitation, qui se compose des fonctions de démarrage et de gestion de bas niveau de la machine, situées en ROM et le système d'exploitation proprement dit : le processus système (pour partie en RAM, pour partie en ROM; la partie en ROM étant appelée BIOS [Basic Input Output System]) et aussi les pilotes de périphériques.




Mémoire avec recouvrement:Technique du (swapping)

- elle est utilisée dans le cas de la **Multiprogrammation**
- Elle permet de diviser un programme en plusieurs processus et à plusieurs utilisateurs de travailler en temps partagé avec la même machine
- Le Swapping consiste à stocker temporairement sur une partie du disque appelée Mémoire Virtuelle (Swap) l'image d'un processus, afin de libérer de la place en MC pour d'autres processus.
- Pour assurer un bon fonctionnement le système doit: interdire les E/S dans la zone soumise au swapping par le CPU, pouvoir activer un autre programme en cours d'exécution, réduire la durée du swapping qui est coûteuse
- La taille de la Mémoire Virtuelle (MV) = 2xRAM

Partition 1		Partition 2	Partition 3	Espace non Alloué
SE	**MV**	Données	Logiciels	

Architecture de fonctionnement de la Mémoire Centrale



Cette puce mémoire a donc une capacité de 2^{13} mots de 8 bits (soit 2^{13} octets, ou 2^{16} bits).

caractéristiques des mémoires

- La ***capacité*** de la mémoire indique la quantité d'information qu'une mémoire peut stocker.
- ***le temps d'accès*** de la mémoire caractérise le temps nécessaire pour obtenir une information en mémoire. ce temps se mesure en nanosecondes (**10–9 s**) ou s'exprimer comme une fréquence
  d'horloge caractéristique de la mémoire, égale à l'inverse du temps d'accès et mesurée en **hertz (Hz)**
- **la *bande passante* de la mémoire** qui s'exprime sous la forme du produit de la largeur du bus de données et de la fréquence de la mémoire , Par exemple pour une mémoire de 64 bits de largeur sur un bus à 100 MHz la bande passante est de 800 Mo/s
- **le *temps de latence*** mesure le temps nécessaire à la réalisation d'une opération. Il est exprimé en cycles d'horloge, Une latence de 3 indique que l'obtention de l'information « coûte » 3 cycles horloge
- ***La volatilité*** représente le temps pendant lequel une information est disponible en mémoire.
- ***Format*** qui se présente sous:
  - barrettes SIMM (Single Inline Memory Module) où les deux faces sont identiques
  - DIMM (Double Inline Memory Module) qui offrent deux fois plus de connecteurs que la SIMM
  - les barrettes RIMM (Rambus Inline Memory Module) qui correspondent aux RDRAM permet la lecture des données en série et non plus en parallèle


Technologies des mémoires

- SRAM (*Static RAM*) sont construites à partir de bascules de transistors qui permettent, si l'alimentation est maintenue, de conserver l'information très longtemps (temps d'accés 8 à 20 ns)
- Les mémoires DRAM (*Dynamic RAM*) sont la base des mémoires centrales. Le bit
  est associé à un seul transistor associé à la charge d'un condensateur qui diminue avec le temps. La DRAM est donc volatile et nécessite un rafraîchissement régulier (temps d'accés 50 à 80 ns)
- SDRAM (Synchonuos *DRAM*) permet des échanges synchronisés avec le processeur (10 à 12 ns), permettant ainsi d'éviter les temps d'attente (Wait State)
- DDR SDRAM (ou SDRAM II) qui double le taux de transfert actuel des SDRAM
- La RDRAM, produit de la société Rambus, permet des taux de transfert 10 fois plus élevés que ceux des DRAM
- DRDRAM (Direct Rambus DRAM) qui permettrait d'atteindre des débits de 1,6 Go/s.

Technologies des mémoires

Type	Broches	Largeur (bits)	Fréquence (Mhz)	Bande passante	Commentaires
SDRAM	168	64	100	800 Mo/s	Type un peu ancien et lent. On trouve également des SDRAM à 133 Mhz pour une largeur de bande de 1 064 Mo/s
DDR	184	64	200	1 600 Mo/s	Des évolutions vers des fréquences de 266 et 333 Mhz pour des largeurs pouvant atteindre 128 bits et débits allant de 2 128 à 2 664 Mo/s.
RDRAM	184	16	800	1 600 Mo/s	Des évolutions sur la largeur du bus (de 16 à 32 bits) et des fréquences plus fortes permet-traient des largeurs de bandes allant jusqu'à 4 264 Mo/s

Technologies des mémoires



Mécanismes de gestion de la mémoire

- Le SE doit disposer d'un mécanisme spécifique pour mémoriser les zones mémoire libres et occupées afin de minimiser l'espace perdu lors d'une allocation, et de réduire autant que possible la fragmentation
- Typiquement, ces mécanismes peuvent être de trois sortes:


1. Gestion par tables de bits

- la MC est divisée en unités d'allocations de quelques octets à quelques Ko dont chacune de ces unités est représentée par un bit dans une table d'allocation possédée par le système : valeur 0 si l'unité est libre, 1 sinon
- Trois méthodes d'allocation sont utilisées dans la gestion avec une table de bit:
  - **Best-fit**: le bloc le plus proche de la taille requise
  - **First-fit**: le premier bloc qui satisfait la taille requise
  - **Worst-fit**: le plus grand bloc, de manière à avoir un bloc inutilisé le plus grand possible

Mécanismes de gestion de la mémoire

1. Gestion par tables de bits

- Exemple d'allocation avec **Best-fit**, **First-fit**,**Worst-fit**




Processus	Temps d'arrivée	Durée d'Exécution	Taille en mémoire
A	0	12	30 Ko
B	2	9	20 Ko
C	4	6	40 Ko
D	6	5	50 Ko

- Inconvénients
  - le choix de la taille de l'unité d'allocation. Une taille trop petite imposera une table plus grande, et donc des temps d'opérations plus grands, alors qu'une taille trop grande causera des pertes de place plus importantes dans la dernière unité d'allocation, partiellement remplie.
  - la recherche de k bits libres dans la table, qui nécessite des manipulations coûteuses sur des masques de bits. Les tables de bits sont donc rarement utilisées.

Mécanismes de gestion de la mémoire

2. Gestion par listes chaînées

- Elle consiste à gérer une liste chaînée des segments libres et occupés, dans laquelle chaque segment est représenté par un bit d'état, son adresse de début, et éventuellement sa taille, et qui est triée par adresses de début croissantes
- Les méthodes d'allocation utilisées :
  - l'un des algorithmes précédents,
  - Soit un algorithme de placement rapide (quick fit) : le SE crée des listes séparées pour chacune des tailles les plus courantes, et la recherche est considérablement
  - La liste est notée **Ln(T)** ou n est le nombre de blocs et T la taille de bloc
  - Exemple construire les listes en utilisant le Quick-Fit



Processus	Temps d'arrivée	Durée d'Exécution	Taille en mémoire
A	0	12	30 Ko
B	2	9	20 Ko
C	4	6	40 Ko
D	6	5	50 Ko

Mécanismes de gestion de la mémoire

3. Gestion de la mémoire par subdivisions (ou frères siamois)

- Le gestionnaire mémorise une liste de blocs libres dont la taille est une puissance de 2 (1, 2, 4, 8 octets, ..., jusqu'à la taille maximale de la mémoire).
- Par exemple, avec une mémoire de **1 Mo**, comment allouer de la mémoire aux processus A = 70 Ko, B=35 Ko, C= 80 Ko
  - A loge dans l'un d'eux, puisque 64 < 70 < 128
  - B loge dans l'un d'eux puisque 32 < 35 < 64
  - C loge dans l'un d'eux puisque 64 < 80 < 128



Gestion avec recouvrement et pagination ou segmentation

1. La pagination

- L'espace d'adressage d'un processus dans la MV est divisé en petites unités de taille fixe appelées pages.
- La MC est elle aussi découpée en unités physiques de même taille appelées cadres

Bit de présence	Bit de modification	Bits de protection	Bit de référence	Adresse sur le DD	Numéro de la case mémoire


- Pour le calcul de l'adressage physique la MMU est chargée de traduire les adresses virtuelles en adresses physiques.
- La MMU mémorise: les cadres physiques alloués à des processus (sous forme d'une table de bits de présence) et les cadres mémoire alloués à chaque page d'un processus (sous forme d'une table des pages).
- une page est mappée ou chargée si elle est physiquement présente en mémoire

@physique=@de base (registre) +@ relative (processus)

Gestion avec recouvrement et pagination ou segmentation

1. La pagination

- une page est mappée ou chargée si elle est physiquement présente en mémoire




- Il y a défaut de page (déroutement ou trap) quand il y a un accès à une adresse virtuelle correspondant à une page non mappée. En cas de défaut de page le processeur est rendu au SE qui doit alors effectuer les opérations suivantes : déterminer la page à charger, la page à décharger sur le disque pour libérer un cadre,

Gestion avec recouvrement et pagination ou segmentation

1. La pagination

- Il y a défaut de page (déroutement ou trap)




Gestion avec recouvrement et pagination ou segmentation

2. La segmentation

- L'espace d'adressage d'un processus dans la MV est divisé en petites unités de tailles variables appelées segments.
- La MC est elle aussi découpée en unités physiques de tailles différentes appelées cases
- Chaque segment est repéré par son numéro S et sa longueur variable L
- L'adresse est désignée par un couple <**s, d**> où **s** désigne le numéro du segment, et **d** un déplacement dans segment d∈ [0, L [

@physique=Base+d



B : adresse de base (adresse physique de début du segment)
L : longueur du segment ou limite
p : protection du segment

Gestion avec recouvrement et pagination ou segmentation

3. La pagination segmentée

- Lorsque le système possède beaucoup de pages, la consultation de la table des pages peut être lente et inefficace s'il y a beaucoup de pages non chargées. Alors la page est segmentée par processus.
- Chaque processus possède une table des segments de la table des pages concernée. Elle est caractérisée par (P, S, d), avec P n° logique de page, S n° d'un segment et d déplacement dans la page
- MC est elle aussi découpée en unités physiques de tailles différentes appelées cases

4. La segmentation paginée

- Lorsque la taille d'un segment s'avère importante, elle peut entrainer un temps de chargement long
- Elle est caractérisée par (P, S, d), avec S n° logique du Segment, P n° d'une page et d déplacement dans la page

Algorithmes de remplacement de pages

Les méthodes de remplacement reposent sur 3 stratégies

- une stratégie de chargement qui choisit les pages à charger et l'instant de chargement (**anticipée** : charge les pages à l'avance; mais comment prévoir efficacement ? ou à la **demande** : le chargement n'a lieu qu'en cas de défaut de page et on ne charge que la page manquante)
- une stratégie de placement qui choisit un cadre libre pour chaque page à charger
- une stratégie de remplacement destinée à libérer certains cadres
- Parmi les algorithmes de remplacement, nous avons:

1. NRU (not recently used)

- Le SE référence chaque page par deux bits R et M initialisés à 0.
- A chaque accès en lecture à une page, R est mis à 1. A chaque accès en écriture, M est mis à 1.
- En cas de défaut de page, le SE retire la page qui a le plus petit index R+M

Algorithmes de remplacement de pages

2. FIFO (first in, first out)

- Le SE indexe chaque page par sa date de chargement et constitue une liste chaînée
- la première page de la liste étant la plus anciennement chargée et la dernière la plus récemment chargée
- Le SE replace en cas de nécessité la page en tête de la liste (la plus ancienne) et charge la nouvelle page en fin de liste.

3. LRU (least recently used)

- Le SE indexe chaque page par le temps écoulé depuis son dernier accès et il constitue une liste chaînée des pages par ordre décroissant de temps depuis le dernier accès.
- En cas de nécessité, le SE retire la page la moins récemment accédée